डिजिटल संकेत
डिजिटल संकेत के केवल दो स्तर हैं: 1 (ऊँचा), जैसे 5 V, और 0 (नीचा), जैसे 0 V। शोर 5 V को 4.6 V कर दे तब भी अर्थ नहीं बदलता, इसलिए डिजिटल संकेत बिना त्रुटि जमा हुए कॉपी और प्रोसेस हो सकते हैं।
संयोजी लॉजिक (कॉम्बिनेशनल)
संयोजी लॉजिक में आउटपुट केवल उसी क्षण के इनपुट पर निर्भर है। मूल गेट:
- NOT: इनपुट का उल्टा।
- AND: सभी इनपुट 1 हों तभी 1।
- OR: कोई भी इनपुट 1 हो तो 1।
- NAND, NOR: AND और OR के बाद NOT।
- XOR: इनपुट अलग हों तो 1।
सत्य सारणी हर इनपुट संयोजन का आउटपुट बताती है। n इनपुट पर 2ⁿ पंक्तियाँ। केवल NAND (या केवल NOR) से कोई भी गेट बन सकता है।
बूलियन व्यंजक
AND = A·B, OR = A + B, NOT = Ā। उदाहरण: Y = (A·B) + C̄।
अनुक्रमिक लॉजिक (सीक्वेंशियल)
अनुक्रमिक लॉजिक में आउटपुट इनपुट और पिछली अवस्था दोनों पर निर्भर है। इसे स्मृति चाहिए। मूल स्मृति कोशिका फ्लिप-फ्लॉप (द्वि-स्थिर, bistable) है।
D-प्रकार फ्लिप-फ्लॉप
इनपुट D और क्लॉक; आउटपुट Q। क्लॉक के ऊपर उठते किनारे पर Q = D हो जाता है। बीच में D कुछ भी करे, Q नहीं बदलता। यह एक बिट संग्रहित करता है।
काउंटर और विभाजक
Q̄ को D से जोड़ें तो Q हर पल्स पर पलटता है: आउटपुट आवृत्ति आधी (÷2)। 3 चरण = 3-बिट काउंटर (0 से 7); n चरण 2ⁿ − 1 तक गिनते हैं। डिकेड काउंटर 0–9 गिनकर रीसेट होता है।
शिफ्ट रजिस्टर
पंक्ति में फ्लिप-फ्लॉप हर क्लॉक पर अपना बिट अगले को देते हैं: सीरियल डेटा को पैरेलल बनाने में उपयोगी।
एस्टेबल
बाइस्टेबल की दो स्थिर अवस्थाएँ, मोनोस्टेबल की एक, और एस्टेबल की कोई नहीं: यह खुद ऊँचे-नीचे पलटता रहता है और वर्ग तरंग देता है। यही अनुक्रमिक लॉजिक की क्लॉक है।
आवर्तकाल T = t_ऊँचा + t_नीचा, आवृत्ति f = 1/T। मार्क-स्पेस अनुपात = t_ऊँचा : t_नीचा।
555 टाइमर IC, एक संधारित्र और दो प्रतिरोध से एस्टेबल बनता है। समय R × C पर निर्भर: बड़ा R या C → धीमी क्लॉक। t_ऊँचा ≈ 0.7(R₁ + R₂)C, t_नीचा ≈ 0.7R₂C।
खुद करके देखो: कागज़ का फ्लिप-फ्लॉप
कागज़ के एक तरफ़ 0, दूसरी तरफ़ 1 लिखो। केवल ताली (क्लॉक) पर पलटो, बीच में कोई कुछ भी कहे, अनदेखा करो। तुम फ्लिप-फ्लॉप हो! अब 3D में क्लॉक पल्स 5 बार दबाओ और लैंप 101 दिखाते हैं या नहीं, जाँचो।
मुख्य सूत्र और परिभाषाएँ
- सत्य सारणी की पंक्तियाँ = 2ⁿ
- f = 1 / T, T = t_ऊँचा + t_नीचा
- मार्क-स्पेस अनुपात = t_ऊँचा : t_नीचा
- n-चरण काउंटर 0 से 2ⁿ − 1 तक; हर चरण आवृत्ति आधी
- 555 एस्टेबल: t_ऊँचा ≈ 0.7(R₁ + R₂)C, t_नीचा ≈ 0.7R₂C
हल किए गए उदाहरण
1. 2-इनपुट NAND की सत्य सारणी लिखो।
00 → 1, 01 → 1, 10 → 1, 11 → 0।
2. 4 इनपुट की सत्य सारणी में कितनी पंक्तियाँ?
2⁴ = 16।
3. Y = A·B + C; A = 1, B = 0, C = 1 पर Y?
A·B = 0; 0 + 1 = 1।
4. एस्टेबल 3 ms ऊँचा, 1 ms नीचा। f और मार्क-स्पेस अनुपात?
T = 4 ms; f = 250 Hz; अनुपात 3:1।
5. 1 kHz क्लॉक 4 ÷2 फ्लिप-फ्लॉप से गुज़रती है। अंतिम आवृत्ति?
1000/16 = 62.5 Hz।
6. 3-बिट काउंटर 000 से शुरू। 11 पल्स के बाद?
11 − 8 = 3, यानी 011।
7. 555: R₁ = 10 kΩ, R₂ = 20 kΩ, C = 10 μF। t_ऊँचा, t_नीचा, f?
0.21 s, 0.14 s; T = 0.35 s; f ≈ 2.9 Hz।
आम गलतियाँ
- OR और XOR में उलझना: 1,1 पर OR = 1, XOR = 0।
- सोचना कि D फ्लिप-फ्लॉप कभी भी D कॉपी करता है। केवल क्लॉक किनारे पर।
- भूलना कि काउंटर घूमकर 111 → 000 होता है।
- f = 1/T की जगह f = T लिखना, या दोनों समय न जोड़ना।